PAT-NO:

JP402014577A

DOCUMENT-IDENTIFIER: JP 02014577 A

TITLE:

THIN FILM TRANSISTOR

PUBN-DATE:

January 18, 1990

INVENTOR-INFORMATION:

NAME

KAWACHI, GENSHIROU YOSHIMURA, MASAO KONISHI, NOBUTAKE

ASSIGNEE-INFORMATION:

NAME

COUNTRY

HITACHI LTD

N/A

APPL-NO:

JP62238746

APPL-DATE:

September 25, 1987

INT-CL (IPC): H01L029/784, H01L027/12

US-CL-CURRENT: 257/354

## ABSTRACT:

PURPOSE: To suppress an increase in an off-current at the time of photoirradiation by forming a defective layer containing a defect in appropriate density in a specific region inside an active region between both the source and drain regions.

CONSTITUTION: Due to an existing defective layer 7 of high resistance, the film thickness of an effective layer is thinned from t < SB > 1 < /SB > to t < SB > 2 < /SB >

so that an off-current reduces similarly to the case where the film thickness

is made thin. Further, at the time of photoirradiation, a surplus carrier is

excited allover the active layer. Generally, however, the relation

τ∝1/N<SB>t</SB> is formed between a life (&tau;)
of the surplus

carrier and the density N<SB>td</SB> of a defect acting as the center of

reunion of the carrier so that the surplus carrier generated inside the

defective layer 7 almost does not contribute to conduction. Further, also the

carrier generated in the region excepting the defective layer 7 diffuses toward

the defective layer due to a difference of a lift and depending on a density

grade of the carrier generated in the film thickness direction for being

rejoined and extinct so that the off-current at the time of photoirradiation

gets a more remarkable suppressing effect than the time of simple film-thinning

from the film thickness t<SB>1</SB> to t<SB>2</SB>.

COPYRIGHT: (C) 1990, JPO&Japio

# @ 公 開 特 許 公 報 (A) 平2-14577

@Int.Cl.5

識別記号

庁内整理番号

每公開 平成2年(1990)1月18日

H 01 L 29/784 27/12

A 7514-5F 8624-5F

H 01 L 29/78

311 H

審査請求 未請求 発明の数 1 (全4頁)

**60**発明の名称 薄膜トランジスタ

②特 願 昭62-238746

②出 願 昭62(1987)9月25日

⑩発 明 者 河 内 玄 士 朗

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

⑩発 明 者 吉村

雅夫

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

@発明者 小西 信武

茨城県日立市久慈町4026番地 株式会社日立製作所日立研

究所内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

@代理人 弁理士 小川 勝男 外2名

明 相 曹

発明の名称
 薄膜トランジスタ

## 2.特許請求の範囲

- 2. 欠陥層において、欠陥に起因する局在準位密度が、フエルミ準位近傍で 1 × 1 0 <sup>18</sup> (cm<sup>-8</sup> ev<sup>-1</sup>)以上である事を特徴とする請求の範囲第1項記載の薄膜トランジスタ。

- 3. ゲート絶縁膜/半導体界面から欠陥層までの 距離を500A以上とする事を特徴とする請求 の範囲第1項記載の薄膜トランジスタ。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は絶縁基板上に形成される半導体溶膜剤子に係り、特に液晶ディスプレイパネル駆動用として使用するのに適した特性を有する溶膜トランジスタに関する。

#### 〔従来の技術〕

近年、絶縁基板上に非晶質或いは多結晶の半導体を用い降膜能動素子を形成する技術開発が活発に行なわれている。この技術の応用の1つとしてスタアクテイブマトリツクスがある。(以下深間のドランジスタをTFTと記す。)このようなに同いられるTFTの素子構造としては、(1)コープレーナ型、(2)スタガード型、(3) 選番目の逆スタガード型のTFTがかなり広く用いら

れている.

逆スタガード構造のTFTにおいては、TFT 窓所時のオフ電流 Iorrは能動領域となるintnsic 型半導体酸の電気伝導度によりほぼ決定される。この半導体酸としてプラズマCVD法によつて形成される水淋化非晶質Si(以下a-Si:Hと記す)を用いた場合、暗時の電気伝導度は 10~0(Ω cm)以上と高いものの、光磁度が高い特性を持つため、1000 & x 程度の光照射下においては伝導度は 2 桁以上増加する。この事は、1000 & x 以上の強い光照射下での動作が避けられない被温デイスプレイ駆動用のTFTアクティブマトリックスにおいては画像表示特性に低大な降害を与える。

このような光照射によるオフ電流の増加を抑制する方法として、判準体膜の膜厚を薄くする方法が有効である事が例えば、特開昭61-85868、において提案されている。

[発明が解決しようとする問題点]

しかしながら、第2図に示すような従来の逆ス

本発明は、逆スタガード型のTFTにおいて、 ソース、ドレイン両電極間の能動領域内の特定の 領域に適当な濃度の欠陥を含む欠陥別を形成する ことにより、能動層内での光電流の発生を抑え、 光照射時のTFTのオフ電流の増大を抑制するも ので、上記欠陥別をソース、ドレイン両電極をマ スクとして自己協合的に形成する事を特徴とする。 (作用)

 タガード型のTFTにおいてintrinsic 一半溶体 (i 別) 4の膜原を誇くすると、ソースパタースパターの膜原を誇くすると、ソースパタの関係を誇くすると、ソースパタの関係を持て、カーのでは、カーのでは、カーのでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーののでは、カーの大きな問題がある。

本発明は、以上の様な問題を伴なうi 別の海膜 化を行なう事なしに、薄膜化と同等の効果をもた らす構造を有するTFTを簡単な手段で提供する ことを目的とする。

[問題点を解決するための手段]

て、欠陥層の方へ拡散し再結合して消滅する為、 光照射時におけるオフ電流は、単に膜厚をtiか らtiへ溶膜化した時よりも抑制の効果は顕著に なる。

一方、欠陥密度N. がある程度以上になると、フェルミ準位付近の局在準位を介してのバリアブルレンジホツピングによる伝導が無視できななり、光暖度は悪くなるものの暗伝導度が高くなり、エアTのオフ抵抗が下がつてしまう。このバリアブルレンジホツピング伝導はフェルミ準位付近の局在準位密度が1×10<sup>10</sup> cm<sup>-3</sup> e v<sup>-1</sup>程度以上になると室温付近における時低薄度に無視できない。存与を与えるため、欠陥密度はこれ以下に抑えなければならない。

更に欠陥層の深さは、TFTのしきい電圧 V v の上昇をもたらさないように、ゲート電圧印加時に i 20のゲート絶縁膜側界面に形成される空間電 荷間内に欠陥が存在しないように定める必要がある。

〔実施例〕

# 特開平2-14577(3)

以下、第1回に示した本発明の一実施例の製作 工程を第3回により説明する。

絶 基板1上にゲート電極となるCァ/Auを スパツタ法により1000人堆積しパターニングして ゲートな極2とする。次にプラズマCVD法によ リゲート絶縁膜となるSiN, 3を3500人、続い て能動層となるintrinsic-a-Si: H4を 1500人、更にソース。ドレイン電極とオーミツク コンタクトをとるためのn+-a-Si: H5を 1500人堆積する。次に瀬子領域に分離した後、ソ -ス. ドレイン電極となるA Q 6 をスパツタ法に より6000A堆積し、A Q , n+ -a - S i : Hを それぞれパターニングし、ソース,ドレイン電極 を得る。ここで、Ar+ イオンを加速電圧60 KeV、ドーズ量1×10<sup>15</sup>cm<sup>-2</sup>の条件で、ソー ス、ドレイン電極をマスクとしてi間4へ没く注 入し欠陥層7を形成する。最後にパツシベーショ ン膜としてa-SiN8をプラズマCVD法によ り6000人堆積し第1図の素子を得る。

本実施例では半導体膜としてプラズマCVD法

により形成されるa-Si: Hを例にとつたが、 跛圧CVD 法等により形成される多結品Siを用いた場合にも本発明は同様に適用できる。また、 欠陥関形成のための注入イオンは、A+イオンに 限らず、シリコン中でドナーやアクセプタになら ない電気的に不活性なイオンであれば何でも良い。 例えば、Ne+,O+,N+などでも良い。

第4回は以上説明した工程により作製された TFT (TFT: A) と、上記工程中、イオン注 入による欠陥層生成の工程のみを行なわないで製作したTFT (TFT: B) のゲート電圧ードレイン電流特性を示す。欠陥層の存在により特に光 風射時のオフ電流の増加が抑制されており、本実 旋例の効果が明らかである。

#### (発明の効果)


以上説明したように、本発明によれば逆スタガード型TFTにおいて光照射時のオフ電流を、能動層半導体膜厚を薄くする事なく効果的に低減できる効果がある。


#### 4. 図面の簡単な説明

第1回は本発明の一実施例の断面の模式図、第 2回は従来の逆スタガード標準TFTの断面の模式図、第3回は第1回に示した実施例の製造工程図、第4回は従来構造のTFTと第3回の工程により作製された本発明のTFTのゲート電圧ードレイン電流特性を比較した図である。

1 … 絶縁基板、2 … ゲート電極、3 … ゲート絶縁 膜、4 … intrinsic—a — S i : H 膜、5 … n + a — S i : H 膜、6 … ソース, ドレイン電極、7 … 欠陥別、8 … パツシベーション膜、 t i … intrinsic a — S i : H 4 の膜厚、 t 2 … 実効的な 能助滑膜厚。

代理人 弁理士 小川勝男





- 1… 絕核層 2… 丁十电極
- 3---丁-ト絶縁膜 4--- intrinsic a-si:H
- 5 -- 17 a-si: H 6 -- ソース・ビレイン関係
- 8 --- パッシベーション膜 t, --- intrinsic a-si:He導厚 tz --- 実切的な能物層膜厚

